

Akıllı Anten Algoritmalarının IEEE 754 Kayan Sayı Formatı ile FPGA Tabanlı Gerçeklenmesi ve Performans Analizi

M. Ali Çavuşlu⁺, Şener Dikmeşe, Suhap Şahin, Kerem Küçük* ve Adnan Kavak

Kocaeli Üniversitesi
Bilgisayar Mühendisliği Bölümü
Veziroğlu Kampüsü, Kocaeli
sener.dikmese, suhapsahin, akavak@kou.edu.tr

⁺Kocaeli Üniversitesi
Elektronik Haberleşme Mühendisliği Bölümü
Veziroğlu Kampüsü, Kocaeli
alicavuslu@yahoo.com

*Kocaeli Üniversitesi
Elektronik ve Bilgisayar Eğitimi Bölümü
Umuttepe Kampüsü, Kocaeli
kkucuk@kou.edu.tr

Özet: Bu makalede, akıllı anten sistemi'nde (AAS) kullanılan en az ortalamalı kareler (Least Mean Square, LMS) ve sabit modül (Constant Modulus, CM) uyarlanabilir ışın şekillendirme algoritmalarının alan programlamalı kapı dizileri (Field Programmable Gate Array, FPGA) tabanlı gerçekleştirilmesi üzerinde durulmaktadır. Bu algoritmaların gerçekleştirilmesinde Xilinx FPGA ailesine ait 2vp30fg676-7 cihazı kullanılmaktadır. Ayrıca sistemi besleyecek olan anten girişleri de farklı bir FPGA cihazın programlanmasıyla oluşturulmuş Veri Yolu modülü'nden alınmaktadır. FPGA üzerinde gerçekleştirilen ışın şekillendirme algoritmaları VHDL kullanılarak kodlanmıştır. Baz istasyonundaki anten dizisi olarak ise düzgün doğrusal dizi anten konfigürasyonu seçilmiştir. Anten dizisinden alınan sinyalin, gezgin kullanıcı tarafından cdma2000 formatında gönderildiği ve bu sinyalin değişen çoklu yol koşullarına maruz kaldığı varsayılmıştır.

1. Giriş

Üçüncü nesil gezgin haberleşme sistemleri tüm dünyada yaygın olarak kullanılmakta ve hızla gelişmektedir. Global bazlı gezgin haberleşmenin gelişmesini destekleyen üçüncü nesil standartlar, kullanıcılara yüksek hızda ve değişik sayıda servisler sunmaktadır. Bununla birlikte yazılım tanımlı radyo, radyo frekansındaki temelbant bilgisinin alınması ve iletilmesinde gerekli sinyal işlemlerinin gerçekleştirilmesi için programlanabilir cihazlar kullanılmaktadır. Bu cihazlar (DSP, FPGA) üzerinde akıllı anten algoritmalarının yazılım tanımlı radyo gerçekleştirilmesi 3. nesil baz istasyonlarının içine akıllı anten sistemlerinin entegrasyonu sırasında anahtar rol oynamaktadır [1]. Kablosuz haberleşmede optimum çözümler sunabilen akıllı anten sistemlerinde kullanılan matematiksel algoritmaların getirdiği hesaplama yükü gerçek zamanlı uygulamaların yapılmasını zorlaştırmaktadır. FPGA'lerin ortaya çıkması ve geliştirilmesiyle uygulamaya yönelik donanım tasarımlarının gerçekleştirilmesi ve tekrar düzenlenebilmesi olanaklı kılınmıştır [2]. FPGA uygulamalarında donanım üzerindeki değişimler çok kısa bir süre içerisinde yapılabilmektedir. Bu sebepten dolayı tasarım zamanı ve maliyetinden önemli kazanımlar sağlanmaktadır. FPGA paralel mimarisi sayesinde donanımsal bir devre ile karşılaştırılabilecek çalışma hızına sahiptir. Gerçek uygulamalar için en uygun sayı formatı olan IEEE-754 kayan noktalı sayıların FPGA üzerinde gerçekleştirilmesi FPGA kaynak kullanımı (hafıza, lojik kapı sayısı v.s.) aşırı kullanımını kaçınılmaz kılmaktadır.

Bu çalışmada AAS'nde kullanılan LMS [3] ve CM [4] uyarlanabilir ışın şekillendirme algoritmalarının FPGA tabanlı gerçekleştirilmesi üzerinde durulmaktadır. Baz istasyonundaki anten dizisi olarak ise düzgün doğrusal anten dizisi seçilmiştir.

2. Işın Şekillendirme Algoritmalarının FPGA Üzerinde Tasarlanması

FPGA sadece sayısal verileri işleyebildiğinden, antenden alınan sinyallerin sayısal gösterimi için IEEE 754 tek duyarlılıklı kayan noktalı sayı formatı belirlenmiştir ve bu format dikkate alınarak matematiksel algoritmalar gerçekleştirilmiştir. Fakat IEEE 754 sayı formatının kullanımı gerçek zamanlı çalışmalar için uyarlanabilir

algoritmaları gerçeklemek FPGA'ne ait donanım kaynaklarını kullanımı açısından sıkıntı doğurmaktadır. Bu sıkıntının aşılması için algoritmalar FPGA içine seri çalışacak şekilde gömülmüştür. Seri gerçekleştirim zaman açısından oldukça maliyetlidir. Ayrıca FPGA'nin paralel mimarisinin kullanımını engellemektedir. Fakat seri çalışma mimarisi ile algoritmalar gerçek zamanlı çalışmaya oldukça yaklaştırılmış ve zaman optimizasyonuna gidildiği için hız kaybı en aza indirilmeye çalışılmıştır. VHDL ile yazdığımız kod Xilinx ISE 7.1 programı tarafından otomatik olarak .bit dosyası'na dönüştürüp FPGA üzerine yüklenmiştir.

IEEE 754 sayı formatında her bir anten elemanından alınan karmaşık sayılar LMS varlığına giriş olarak verilmektedir. Giriş olarak verilen bu sayılar bir kontrol ünitesi tarafından alınmaktadır. Burada kontrol ünitesi algoritmaların adım adım ilerlemesini sağlamaktadır. İlk adımdan başlayarak her adım bir sonraki adıma giriş sağlamaktadır. VHDL ile kodlanan algoritmalar FPGA içinde donanımsal olarak Şekil 1'deki mimari kullanılarak gerçekleştirilmiştir. Bu mimari her iki algoritma içinde çok küçük değişiklikler sayesinde kullanılmaktadır. Bu mimari, kontrol varlığı, alınan sinyal varlığı, toplama varlığı, çarpma varlığı ve başlangıç ağırlıklarının, istenen değeri ve adım aralığını saklayan RAM varlığı olarak adlandırılan beş adet varlıktan oluşmaktadır.


Alınan sinyal varlığı: Bu varlık antenden alınan sinyallerin LMS varlığına aktarılmasını sağlar. Karmaşık sayılardan oluşan sinyaller bu varlık içinde bir tabloda tutulmaktadır. Tablonun boyutu $M \times n$ 'dir. Burada M anten sayısı, n ise örnek sayısıdır. Bu tablodan algoritma yakınsayana kadar M adet veri her iterasyonda alınır ve kontrol varlığına verilir.

RAM varlığı: Bu varlık, başlangıç ağırlık değerlerini istenen değeri ve adım aralığı değerini saklamaktadır. Algoritmanın gereksinimlerine göre bu değerleri adım adım kontrol varlığına gönderir.

Toplama varlığı: Bu varlık temel olarak IEEE 754 kayan noktalı karmaşık sayıların (32-bit duyarlılığında) toplanması ve çıkarılması işlemini yapmaktadır.

Çarpma varlığı: Bu varlık temel olarak IEEE 754 kayan noktalı karmaşık sayıların (32-bit duyarlılığında) çarpılması işlemini yapmaktadır.

Kontrol varlığı: Bu varlık, LMS varlığı içinde bulunan diğer varlıkların kontrolünden sorumludur. Dolayısıyla algoritmanın akış kontrolünü sağlamaktadır. Alınan sinyal varlığından gelen her antene ait değerler ile RAM varlığından gelen antenlerin ağırlıklarının çarpılır. Çarpım sonuçları LMS varlığı içinde saklanmaktadır. Elde edilen bu sonuçlar bir sonraki adımda hatanın hesaplanmasında kullanılır. Hatanın hesaplanmasından sonra bu varlık yeni ağırlık vektörlerinin bulunmasını gerçeklemektedir. Bu hesaplama için alınan sinyal varlığından gelen değerler, RAM varlığından gelen ağırlıklar ve adım aralığı, bir önceki adımda hesaplanan hata değeri kullanılmaktadır. Algoritmanın sonlandırılması için gerekli olan kriterin sağlanıp sağlanmadığını kontrol varlığı denetlemektedir.



Şekil 1. FPGA tabanlı LMS algoritması varlığı.

Yukarıda anlatılan LMS mimarisi, kontrol varlığı içindeki hata hesaplama adımında CM algoritması için gerekli matematiksel değişiklik yapılarak CM mimarisine dönüştürülebilmektedir.

3. LMS ve CM Algoritmalarının Gerçekleştirilmesi ve Simülasyon Sonuçları

İkinci bölümde tasarlanan mimari yapıya göre ışın şekillendirme algoritmaları VHDL kullanılarak gerçekleştirilmiştir. Bu gerçekleştirim Xilinx ISE programı tarafından .bit dosyasına çevrilerek Virtex II Pro FPGA'ne sahip XUP-V2Pro geliştirme kartına yüklenmiştir. Donanım yapısında bu karta veri yolu olarak hizmet veren Spartan 3 Starter kartı bulunmaktadır. Dolayısıyla antenden aldığımız sinyaller PC'de IEEE 754 formatına çevirilerek paralel port arayüzü ile Spartan 3 Starter kartını beslemektedir. Spartan 3 Starter kartı içerisinde paralel porttan gelen verileri alan bir port varlığı bulunmaktadır. Verileri PC'den seri olarak alan port varlığı bu verileri XUP-V2Pro geliştirme kartında bulunan LMS veya CM varlığındaki alınan sinyal varlığına yazmaktadır.

Bu gerçekleştirme sonucunda Xilinx ISE programı tarafından hesaplanan FPGA kaynak kullanımı Tablo 1'de verilmiştir. Tablo 1'de anlaşıldığı üzere gerçekleştirilen mimariler FPGA üzerinde toplam kaynakların LMS algoritması için yaklaşık %25'i ve CM algoritması için ise %27'si kullanılmıştır. Bu sonuçlar ışın şekillendirme algoritmalarının uygun FPGA ailesi seçimi ile kaynak problemi yaşamadan gerçekleştirilebileceğini göstermektedir.

Tablo 1. Akıllı anten algoritmalarının sentez sonuçları.

Kullanılan FPGA	LMS		CM	
	2vp30fg676-7			
Dilim sayısı	13696'dan	3486'sı %25	13696'dan	3818'i %27
Flip-Flop sayısı	27392'den	2650'si %9	27392'den	2842'si %10
LUT sayısı	27392'den	6216'sı %22	27392'den	6661'i %24
Giriş çıkış sayısı	416'dan	321'i %77	416'dan	321'i %77
MULT18X18 sayısı	136'dan	16'sı %11	136'dan	16'sı %11
GCLK sayısı	16'dan	1'i %6	16'dan	1'i %6

Tasarlanan mimariye göre gerçekleştirilen ışın şekillendirme algoritmalarının 100 kez çalıştırılması ile elde edilen istatistiksel sonuçların ortalama ve standart sapma değerleri Tablo 2'de gösterilmektedir. Ağırlık vektörü hesaplama zamanları karşılaştırıldığında her iki algoritma da yaklaşık olarak 1 ms gibi kısa bir sürede gerçekleştirilebileceği görülmektedir. Bu sonuçlar, ışın şekillendirme algoritmalarının DSP ve geleneksel işlemcilerle yapılan çalışmalarına göre çok daha kısa bir gerçekleştirme zamanı sunmaktadır [5]. Elde edilen bu sonuçlar cdma2000 sistemi için 10 ms olan çerçeve aralığından çok daha az bir sürede gerçekleştirme zamanı sağlamaktadır.

Tablo 2. Akıllı anten algoritmalarının sentez sonuçları.

Yakınsama zamanı	Ort.	Std.	FPGA	LMS		CM	
				Ort.	Std.	Ort.	Std.
	Ort.	Std.	50 MHz clock	1.102 ms		1.330 ms	
				0.551 ms		0.665 ms	
	Std.	FPGA	50 MHz clock	0.395 ms		0.025 ms	
				0.197 ms		0.013 ms	

Deleted: 642

Deleted: will be added in the full paper

Deleted: 321

Deleted: will be added in the full paper

Kaynaklar

- [1]. Rappaport T. S. ve Liberti J. C., Smart Antennas for Wireless Communication. Prentice Hall, A.B.D., 1999.
- [2]. Guanghui R., Yaşın Z., Zhilu W., ve Xuemai G., "Channelized receiver platform of SDR based on FPGAs," Proceedings in 5th International Conference on ASIC, 2, s. 840-840, 2003.
- [3]. Godara L., "Application of antenna arrays to mobile communications, Part II: beamforming and direction-of-arrival considerations," Proceedings of the IEEE, 85(8), s.1195-1245, 1997.
- [4]. Veen A. J. ve Paulraj A., "An analytical constant modulus algorithm," IEEE Trans. of Signal Proc., 44(5), s.1136-1155, 1996.
- [5]. Küçük K., Karakoç M., Kavak A., "Uyarlanabilir Akıllı Anten Algoritmalarının Yuvarlanır Nokta DSP Üzerinde Gerçekleştirilmesi Ve Karşılaştırılması", II. URSI-Türkiye'2004, s.300-302, Ankara, Eylül 2004.